Logic Synthesis Optimization with Predictive Self-Supervision via Causal Transformers

要約

現代のハードウェアの設計は、高レベルのロジックゲートによって提供される抽象化から利益を得て、ロジック回路の実装を合理化します。
ロジック合成最適化（LSO）は、電子設計自動化（EDA）ワークフロー内の1つのレベルの抽象化で動作し、最終レイアウトのサイズや速度などのパフォーマンスメトリックに関してロジック回路の改善をターゲットにしています。
この分野の最近の傾向は、特にポリシーベースの強化学習（RL）方法を利用したMLガイド付きロジック合成を通じて、EDAの機械学習（ML）を活用することに関心が高まっていることを示しています。これらの進歩には、既存のモデルが過剰に適合し、限られた一般化などの課題に直面しています。
これらのハードルに対処し、データの希少性の問題に取り組むために、LSOFormerを紹介します。LSoFormerは、自動脱着変圧器モデルと予測SSLを活用して、結果の品質の軌跡を予測する新しいアプローチ（QOR）を紹介します。
Lsoforderは、回路グラフと最適化シーケンスからの洞察をマージするために、クロスアテンションモジュールを統合し、それによりQORメトリックの予測精度を高めます。
実験的研究では、Lsoformerの有効性を検証し、QOR予測タスクのベースラインアーキテクチャよりも優れたパフォーマンスを紹介します。そこでは、EPFL、OABCD、およびProprietary Curcuits Datasetsでそれぞれ5.74％、4.35％、および17.06％の改善を達成します。

要約(オリジナル)

Contemporary hardware design benefits from the abstraction provided by high-level logic gates, streamlining the implementation of logic circuits. Logic Synthesis Optimization (LSO) operates at one level of abstraction within the Electronic Design Automation (EDA) workflow, targeting improvements in logic circuits with respect to performance metrics such as size and speed in the final layout. Recent trends in the field show a growing interest in leveraging Machine Learning (ML) for EDA, notably through ML-guided logic synthesis utilizing policy-based Reinforcement Learning (RL) methods.Despite these advancements, existing models face challenges such as overfitting and limited generalization, attributed to constrained public circuits and the expressiveness limitations of graph encoders. To address these hurdles, and tackle data scarcity issues, we introduce LSOformer, a novel approach harnessing Autoregressive transformer models and predictive SSL to predict the trajectory of Quality of Results (QoR). LSOformer integrates cross-attention modules to merge insights from circuit graphs and optimization sequences, thereby enhancing prediction accuracy for QoR metrics. Experimental studies validate the effectiveness of LSOformer, showcasing its superior performance over baseline architectures in QoR prediction tasks, where it achieves improvements of 5.74%, 4.35%, and 17.06% on the EPFL, OABCD, and proprietary circuits datasets, respectively, in inductive setup.

arxiv情報

提供元, 利用サービス

arxiv.jp, Google