cs.AR」カテゴリーアーカイブ

Embedded Graph Convolutional Networks for Real-Time Event Data Processing on SoC FPGAs

要約 イベント カメラの利用は、従来のビデオ システムの制約に対処することを目的 … 続きを読む

カテゴリー: cs.AR, cs.CV, eess.IV | Embedded Graph Convolutional Networks for Real-Time Event Data Processing on SoC FPGAs はコメントを受け付けていません

OpenConvoy: Universal Platform for Real-World Testing of Cooperative Driving Systems

要約 自動車両システム間の通信によって可能になる協調運転は、アダプティブ クルー … 続きを読む

カテゴリー: cs.AR, cs.RO, cs.SY, eess.SY | OpenConvoy: Universal Platform for Real-World Testing of Cooperative Driving Systems はコメントを受け付けていません

Optimizing Foundation Model Inference on a Many-tiny-core Open-source RISC-V Platform

要約 トランスフォーマーベースの基盤モデルは、さまざまな分野、特に自然言語処理 … 続きを読む

カテゴリー: C.4, cs.AI, cs.AR, cs.DC | Optimizing Foundation Model Inference on a Many-tiny-core Open-source RISC-V Platform はコメントを受け付けていません

RTL-Repo: A Benchmark for Evaluating LLMs on Large-Scale RTL Design Projects

要約 大規模言語モデル (LLM) は、レジスタ転送レベル (RTL) 設計タス … 続きを読む

カテゴリー: cs.AR, cs.LG | RTL-Repo: A Benchmark for Evaluating LLMs on Large-Scale RTL Design Projects はコメントを受け付けていません

Mirage: An RNS-Based Photonic Accelerator for DNN Training

要約 フォトニック コンピューティングは、ディープ ニューラル ネットワーク ( … 続きを読む

カテゴリー: cs.AI, cs.AR, cs.LG | Mirage: An RNS-Based Photonic Accelerator for DNN Training はコメントを受け付けていません

Training and inference in the ReckON RSNN architecture implemented on a MPSoC

要約 人工知能の台頭により、トレーニング段階後に特定のタスクを学習できるニューラ … 続きを読む

カテゴリー: cs.AI, cs.AR | Training and inference in the ReckON RSNN architecture implemented on a MPSoC はコメントを受け付けていません

HLSFactory: A Framework Empowering High-Level Synthesis Datasets for Machine Learning and Beyond

要約 機械学習 (ML) 技術は、結果の品質 (QoR) 予測と設計空間探索 ( … 続きを読む

カテゴリー: cs.AR, cs.LG | HLSFactory: A Framework Empowering High-Level Synthesis Datasets for Machine Learning and Beyond はコメントを受け付けていません

Hierarchical Resource Partitioning on Modern GPUs: A Reinforcement Learning Approach

要約 GPU ベースの異種アーキテクチャは現在、HPC クラスターで一般的に使用 … 続きを読む

カテゴリー: cs.AR, cs.DC, cs.LG | Hierarchical Resource Partitioning on Modern GPUs: A Reinforcement Learning Approach はコメントを受け付けていません

CIM-MLC: A Multi-level Compilation Stack for Computing-In-Memory Accelerators

要約 近年、さまざまなコンピューティングインメモリ (CIM) プロセッサが発表 … 続きを読む

カテゴリー: cs.AR, cs.CL, D.3.4 | CIM-MLC: A Multi-level Compilation Stack for Computing-In-Memory Accelerators はコメントを受け付けていません

Torch2Chip: An End-to-end Customizable Deep Neural Network Compression and Deployment Toolkit for Prototype Hardware Accelerator Design

要約 モデル圧縮の開発は、ASICやFPGAを搭載した様々なニューラルネットワー … 続きを読む

カテゴリー: cs.AR, cs.LG | Torch2Chip: An End-to-end Customizable Deep Neural Network Compression and Deployment Toolkit for Prototype Hardware Accelerator Design はコメントを受け付けていません