Pruning Boolean d-DNNF Circuits Through Tseitin-Awareness

要約

d-DNNF 形式のブール回路により、扱いやすい確率的推論が可能になります。
ただし、この研究の重要な洞察として、一般的に使用される d-DNNF コンパイル手法では無関係なサブサーキットが導入されることを示します。
これらのサブ回路は、Tseitin 変換ステップによって導入されるため、Tseitin アーティファクトと呼ばれます。Tseitin 変換ステップは、任意の回路を、いくつかの d-DNNF 知識コンパイラで必要な CNF 形式に変換する確立された手順です。
より簡潔な回路につながる、Tseitin 変数と Tseitin アーティファクトの両方を検出および削除する方法について説明します。
Tseitin 変数とアーティファクトの両方を削除すると、平均 77.5% のサイズ縮小が経験的に観察されます。
Tseitin アーティファクトの追加の剪定により、サイズが平均 22.2% 減少します。
これにより、確率的推論タスクなど、より簡潔な回路の恩恵を受ける下流タスクが大幅に改善されます。

要約(オリジナル)

Boolean circuits in d-DNNF form enable tractable probabilistic inference. However, as a key insight of this work, we show that commonly used d-DNNF compilation approaches introduce irrelevant subcircuits. We call these subcircuits Tseitin artifacts, as they are introduced due to the Tseitin transformation step — a well-established procedure to transform any circuit into the CNF format required by several d-DNNF knowledge compilers. We discuss how to detect and remove both Tseitin variables and Tseitin artifacts, leading to more succinct circuits. We empirically observe an average size reduction of 77.5% when removing both Tseitin variables and artifacts. The additional pruning of Tseitin artifacts reduces the size by 22.2% on average. This significantly improves downstream tasks that benefit from a more succinct circuit, e.g., probabilistic inference tasks.

arxiv情報

提供元, 利用サービス

arxiv.jp, Google