Training and inference in the ReckON RSNN architecture implemented on a MPSoC

要約

人工知能の台頭により、トレーニング段階後に特定のタスクを学習できるニューラル ネットワークを実装するために生物学的ニューロン モデルが使用されています。
このようなネットワークの 1 つのタイプは、生物学的ニューロンの簡略化されたモデルである Integrate および Fire ニューロンに依存するスパイク ニューラル ネットワーク (SNN) です。
この種のニューロンを使用して SNN を実装するためのアクセラレータがいくつか登場しました。
ReckON システムは、反復 SNN のトレーニングと実行の両方を可能にするシステムの 1 つです。
カスタム ASIC 上に実装された ReckON アーキテクチャは、ハードウェア記述言語を使用して完全に記述することができます。
この作業では、Verilog 記述を調整してザイリンクス マルチプロセッサ システム オン チップ システム (MPSoC) に実装します。
システムの効率的な動作に必要な回路と、それを Pynq ZU プラットフォームで使用するための Python フレームワークを紹介します。
2 つの異なるシナリオでアーキテクチャと実装を検証し、1 秒あたり 380 万イベント処理というピーク パフォーマンスでシミュレートされた精度がどのように維持されるかを示します。

要約(オリジナル)

With the rise of artificial intelligence, biological neuron models are being used to implement neural networks that can learn certain tasks after a training phase. One type of such networks are spiking neural networks (SNNs) that rely on a simplified model for biological neurons, the Integrate and Fire neuron. Several accelerators have emerged to implement SNNs with this kind of neuron. The ReckON system is one of these that allows both the training and execution of a recurrent SNN. The ReckON architecture, implemented on a custom ASIC, can be fully described using a hardware description language. In this work, we adapt the Verilog description to implement it on a Xilinx Multiprocessor System on Chip system (MPSoC). We present the circuits required for the efficient operation of the system, and a Python framework to use it on the Pynq ZU platform. We validate the architecture and implementation in two different scenarios, and show how the simulated accuracy is preserved with a peak performance of 3.8M events processed per second.

arxiv情報

提供元, 利用サービス

arxiv.jp, Google