Evasive Hardware Trojan through Adversarial Power Trace

要約

市場投入までの時間とコストを考慮した集積回路 (IC) サプライ チェーンのグローバル化により、IC はハードウェア トロイの木馬 (HT) に対して脆弱になっています。
この脅威に対して有望なアプローチは、機械学習 (ML) ベースのサイドチャネル分析を使用することです。これには、ゴールデン チップフリー設定で HT を効率的に検出できるとともに、非侵入的な方法であるという利点があります。
この論文では、サイドチャネル分析による ML ベースの HT 検出の信頼性に疑問を呈します。
HT 難読化 (HTO) アプローチを導入して、HT がこの検出方法をバイパスできるようにします。
シミュレートされた敵対的トレースによって理論的にモデルを誤解させるのではなく、私たちのアプローチの重要な側面は、HT と並行して回路の一部として敵対的ノイズを設計および実装することです。
ASIC と FPGA の HTO 方法論を詳しく説明し、TrustHub ベンチマークを使用してアプローチを評価します。
興味深いことに、HTO は、100% の効率で防御を欺くことができる敵対的な電力トレースを生成する ASIC 設計の単一のトランジスタで実装できることがわかりました。
また、(i) DSP スライス ベースの設計、(ii) リング オシレータ ベースの設計という 2 つの異なるバリアントを使用して、Spartan 6 ザイリンクス FPGA にアプローチを効率的に実装しました。
さらに、スペクトル領域解析などの対策の効率を評価し、適応型攻撃者がスペクトル ノイズ バジェットで設計を制約することで回避型 HTO を設計できることを示します。
さらに、敵対的トレーニング (AT) は回避的な HT に対してより高い保護を提供しますが、AT モデルは大幅なユーティリティの損失に悩まされ、そのようなセキュリティ アプリケーションには不適切になる可能性があります。
私たちは、この調査がハードウェア セキュリティのコンテキストにおける ML の脆弱性を理解して悪用する上で重要な一歩であると信じており、すべてのリソースと設計をオンラインでオープンに利用できるようにしています: https://dev.d18uu4lqwhbmka.amplifyapp.com

要約(オリジナル)

The globalization of the Integrated Circuit (IC) supply chain, driven by time-to-market and cost considerations, has made ICs vulnerable to hardware Trojans (HTs). Against this threat, a promising approach is to use Machine Learning (ML)-based side-channel analysis, which has the advantage of being a non-intrusive method, along with efficiently detecting HTs under golden chip-free settings. In this paper, we question the trustworthiness of ML-based HT detection via side-channel analysis. We introduce a HT obfuscation (HTO) approach to allow HTs to bypass this detection method. Rather than theoretically misleading the model by simulated adversarial traces, a key aspect of our approach is the design and implementation of adversarial noise as part of the circuitry, alongside the HT. We detail HTO methodologies for ASICs and FPGAs, and evaluate our approach using TrustHub benchmark. Interestingly, we found that HTO can be implemented with only a single transistor for ASIC designs to generate adversarial power traces that can fool the defense with 100% efficiency. We also efficiently implemented our approach on a Spartan 6 Xilinx FPGA using 2 different variants: (i) DSP slices-based, and (ii) ring-oscillator-based design. Additionally, we assess the efficiency of countermeasures like spectral domain analysis, and we show that an adaptive attacker can still design evasive HTOs by constraining the design with a spectral noise budget. In addition, while adversarial training (AT) offers higher protection against evasive HTs, AT models suffer from a considerable utility loss, potentially rendering them unsuitable for such security application. We believe this research represents a significant step in understanding and exploiting ML vulnerabilities in a hardware security context, and we make all resources and designs openly available online: https://dev.d18uu4lqwhbmka.amplifyapp.com

arxiv情報

提供元, 利用サービス

arxiv.jp, Google