Stochastic Configuration Machines: FPGA Implementation

要約

産業用アプリケーションのニューラル ネットワークには通常、応答速度、メモリ サイズ、電力使用量などの追加の制約があります。
ランダム化された学習者は、これらの問題の一部に対処できます。
ただし、ハードウェア ソリューションでは、モデルのパフォーマンスを維持しながら、リソースをより効果的に削減できます。
確率的構成ネットワーク (SCN) は、その利点とデータ モデリングの実現可能性により、産業アプリケーションにおける主要な選択肢です。
Stochastic Configuration Machine (SCM) はこれを拡張して、各ノードのランダム化された重みをスカラーを持つバイナリ値に制限し、メカニズム モデルを使用して学習パフォーマンスと結果の解釈可能性を向上させることで、メモリの制約を軽減することに重点を置いています。
このペーパーは、フィールド プログラマブル ゲート アレイ (FPGA) 上に SCM モデルを実装し、アルゴリズムにバイナリ コード化された入力を導入することを目的としています。
結果は、単一レイヤーおよびディープ アーキテクチャの SCM を含む 2 つのベンチマークと 2 つの産業データセットについて報告されます。

要約(オリジナル)

Neural networks for industrial applications generally have additional constraints such as response speed, memory size and power usage. Randomized learners can address some of these issues. However, hardware solutions can provide better resource reduction whilst maintaining the model’s performance. Stochastic configuration networks (SCNs) are a prime choice in industrial applications due to their merits and feasibility for data modelling. Stochastic Configuration Machines (SCMs) extend this to focus on reducing the memory constraints by limiting the randomized weights to a binary value with a scalar for each node and using a mechanism model to improve the learning performance and result interpretability. This paper aims to implement SCM models on a field programmable gate array (FPGA) and introduce binary-coded inputs to the algorithm. Results are reported for two benchmark and two industrial datasets, including SCM with single-layer and deep architectures.

arxiv情報

提供元, 利用サービス

arxiv.jp, Google