Unsupervised ANN-Based Equalizer and Its Trainable FPGA Implementation

要約

タイトル：教師なしANN（Artificial Neural Network）ベースのイコライザーおよびその訓練可能なFPGA（Field Programmable Gate Array）実装

要約：
– 通信エンジニアは、システムおよびそのコンポーネントの柔軟性と自律性を高めるために、近年、ANNベースのアルゴリズムに強い関心を寄せている。
– この文脈において、教師なしトレーニングは特に興味深く、パイロットシンボルの送信オーバーヘッドなしに適応を可能にする。
– 本研究では、新しいANNベースの教師なしイコライザーとその訓練可能なFPGA実装を提案する。
– カスタムロス関数により、ANNが様々なチャネル条件に適応し、教師ありベースラインの性能に近づけることを示す。
– さらに、実用的な通信システムへの第一歩として、提案されたアルゴリズムの効率的なFPGA実装を設計し、Gbit/sのスループットを達成し、高性能なGPUを大きく上回る。

要約(オリジナル)

In recent years, communication engineers put strong emphasis on artificial neural network (ANN)-based algorithms with the aim of increasing the flexibility and autonomy of the system and its components. In this context, unsupervised training is of special interest as it enables adaptation without the overhead of transmitting pilot symbols. In this work, we present a novel ANN-based, unsupervised equalizer and its trainable field programmable gate array (FPGA) implementation. We demonstrate that our custom loss function allows the ANN to adapt for varying channel conditions, approaching the performance of a supervised baseline. Furthermore, as a first step towards a practical communication system, we design an efficient FPGA implementation of our proposed algorithm, which achieves a throughput in the order of Gbit/s, outperforming a high-performance GPU by a large margin.

arxiv情報

提供元, 利用サービス

arxiv.jp, OpenAI