Schemato – An LLM for Netlist-to-Schematic Conversion

要約

機械学習モデルは、特にアナログ回路で回路設計を進めています。
彼らは通常、人間の解釈性を欠くネットリストを生成します。
これは、人間のデザイナーが回路図または回路図の解釈可能性に大きく依存して、デザインを直感的に理解し、トラブルシューティングし、開発することに大きく依存しているため、問題です。
したがって、ドメインの知識を効果的に統合するには、MLで生成されたネットリストを解釈可能な回路図に迅速かつ正確に変換することが重要です。
ネットリストからスキーマーへの変換のための大規模な言語モデル（LLM）であるSchematoを提案します。
特に、NetListsを.ASCファイルに変換するアプローチ、LTSPICEで使用されているテキストベースの概略図を検討します。
サーキットデータセットの実験は、Schematoが最大のLLMSによって63％のスコアを上回る最大76％のコンピレーションの成功率を達成することを示しています。
さらに、我々の実験は、スキーマトが平均グラフ編集距離スコアと平均構造類似性指数測定で回路図を生成することを示しています。これは、それぞれ最良のパフォーマンスのLLMよりもそれぞれ1.8xおよび4.3倍のコンピレーション成功率によって拡大され、より正確に接続され、参照人間のデザインに近いスキーマを生成する能力を示しています。

要約(オリジナル)

Machine learning models are advancing circuit design, particularly in analog circuits. They typically generate netlists that lack human interpretability. This is a problem as human designers heavily rely on the interpretability of circuit diagrams or schematics to intuitively understand, troubleshoot, and develop designs. Hence, to integrate domain knowledge effectively, it is crucial to translate ML-generated netlists into interpretable schematics quickly and accurately. We propose Schemato, a large language model (LLM) for netlist-to-schematic conversion. In particular, we consider our approach in converting netlists to .asc files, text-based schematic description used in LTSpice. Experiments on our circuit dataset show that Schemato achieves up to 76% compilation success rate, surpassing 63% scored by the state-of-the-art LLMs. Furthermore, our experiments show that Schemato generates schematics with an average graph edit distance score and mean structural similarity index measure, scaled by the compilation success rate that are 1.8x and 4.3x higher than the best performing LLMs respectively, demonstrating its ability to generate schematics that are more accurately connected and are closer to the reference human design.

arxiv情報

提供元, 利用サービス

arxiv.jp, Google