PrefixLLM: LLM-aided Prefix Circuit Design

要約

プリフィックス回路は、デジタル加算器の基本的な構成要素であり、キャリー信号の計算効率が高いため、デジタルシステムで広く使用されている。面積と遅延を最小限に抑えたプリフィックス回路を合成することは、現代のコンピューティングシステムの性能を向上させる上で極めて重要である。近年、大規模言語モデル(LLM)がテキスト生成タスクを実行する驚くべき能力を示している。我々は、プレフィックス回路合成にLLMを活用するPrefixLLMを提案する。PrefixLLMは、接頭辞回路合成タスクを構造化接頭辞回路表現（SPCR）と呼ばれる構造化テキスト生成問題に変換し、有効なSPCRを自動的かつ正確に生成する反復フレームワークを導入する。さらに、LLMを使用して、面積と遅延が最適化されたプレフィックス回路を反復的に探索する設計空間探索（DSE）フレームワークを紹介する。PrefixLLMは、最先端技術と比較して、同じ遅延制約の下で面積を3.70%削減することができます。この研究は、算術回路の合成におけるLLMの使用を強調しており、構造化テキスト生成に変換することができる。

要約(オリジナル)

Prefix circuits are fundamental components in digital adders, widely used in digital systems due to their efficiency in calculating carry signals. Synthesizing prefix circuits with minimized area and delay is crucial for enhancing the performance of modern computing systems. Recently, large language models (LLMs) have demonstrated a surprising ability to perform text generation tasks. We propose PrefixLLM, that leverages LLMs for prefix circuit synthesis. PrefixLLM transforms the prefix circuit synthesis task into a structured text generation problem, termed the Structured Prefix Circuit Representation (SPCR), and introduces an iterative framework to automatically and accurately generate valid SPCRs. We further present a design space exploration (DSE) framework that uses LLMs to iteratively search for area and delay optimized prefix circuits. Compared to state-of-the-art, PrefixLLM can reduce the area by 3.70% under the same delay constraint. This work highlights the use of LLMs in the synthesis of arithmetic circuits, which can be transformed into the structured text generation.

arxiv情報

提供元, 利用サービス

arxiv.jp, DeepL