Design Space Exploration of Embedded SoC Architectures for Real-Time Optimal Control

要約

リソースが限られたロボットに、モデル/学習ベースのアルゴリズムなどの計算集約型タスクを実行させることは困難です。
ワークロード特性の複雑さにより、さまざまなシステムのボトルネックがアプリケーション要件に依存する可能性があり、単一のハードウェア アーキテクチャがすべてのロボット アプリケーションにわたって適切であることが妨げられます。
このプロジェクトは、ロボット アルゴリズムに適した最適なハードウェア計算プラットフォームとアーキテクチャを決定するための包括的な設計空間の探索を提供します。
汎用コアと専用アクセラレータにわたる代表的なアーキテクチャ設計をプロファイリングし、最適化します。
具体的には、CPU、ベクター マシン、ドメイン特化アクセラレータをカーネル レベルのベンチマークとエンドツーエンドの代表的なロボット ワークロードと比較します。
私たちの調査により、定量的なパフォーマンス、面積、使用率の比較が提供され、これらの代表的な個別のアーキテクチャ設計間のトレードオフが分析されます。
ハードウェア アーキテクチャの選択のバリエーションは、ワークロードの特性とアプリケーションの要件に依存することを示します。
最後に、アーキテクチャの変更とソフトウェア エコシステムの最適化によってボトルネックが軽減され、利用率が向上する方法を検討します。

要約(オリジナル)

Empowering resource-limited robots to execute computationally intensive tasks like model/learning-based algorithms is challenging. Due to the complexity of the workload characteristic, the bottlenecks in different systems can depend on application requirements, preventing a single hardware architecture from being adequate across all robotics applications. This project provides a comprehensive design space exploration to determine optimal hardware computation platforms and architectures suitable for robotic algorithms. We profile and optimize representative architectural designs across general-purpose cores and specialized accelerators. Specifically, we compare CPUs, vector machines, and domain-specialized accelerators with kernel-level benchmarks and end-to-end representative robotic workloads. Our exploration provides a quantitative performance, area, and utilization comparison and analyzes the trade-offs between these representative distinct architectural designs. We demonstrate that the variation of hardware architecture choices depends on workload characteristics and application requirements. Finally, we explore how architectural modifications and software ecosystem optimization can alleviate bottlenecks and enhance utilization.

arxiv情報

提供元, 利用サービス

arxiv.jp, Google