要約
テクノロジー マッピングには、論理回路をセルのライブラリにマッピングすることが含まれます。
従来、完全なテクノロジー ライブラリが使用されていたため、検索スペースが大きくなり、オーバーヘッドが発生する可能性がありました。
ランダムにサンプリングされたテクノロジー マッピングのケーススタディを基に、強化学習を利用してセル選択時に設計固有の選択を行うことで、この課題に対処する MapTune フレームワークを提案します。
MapTune は環境から学習することでセル選択プロセスを改良し、その結果、検索スペースが削減され、マッピングの品質が向上する可能性があります。
MapTune の有効性は、幅広いベンチマーク、さまざまなテクノロジー ライブラリ、およびテクノロジー マッパーで評価されます。
実験結果は、MapTune がさまざまな回路設計、テクノロジ ライブラリ、およびマッパーにわたって、より高いマッピング精度と遅延/面積の削減を実現していることを示しています。
この論文では、パレート最適探索についても説明し、永続的な遅延領域のトレードオフを確認しています。
ベンチマーク スイート ISCAS 85/89、ITC/ISCAS 99、VTR8.0、および EPFL ベンチマークで実施された結果、テクノロジー マッピング後の結果の品質 (QoR) とサイジング後の結果の品質 (QoR) が大幅に改善され、平均エリア遅延積 (
ADP)、MapTune のすべての異なる探索設定間で 22.54\% の改善。
4 つの異なるテクノロジー (7nm、45nm、130nm、および 180nm) と 2 つの異なるマッパーでは、改善が一貫して維持されています。
要約(オリジナル)
Technology mapping involves mapping logical circuits to a library of cells. Traditionally, the full technology library is used, leading to a large search space and potential overhead. Motivated by randomly sampled technology mapping case studies, we propose MapTune framework that addresses this challenge by utilizing reinforcement learning to make design-specific choices during cell selection. By learning from the environment, MapTune refines the cell selection process, resulting in a reduced search space and potentially improved mapping quality. The effectiveness of MapTune is evaluated on a wide range of benchmarks, different technology libraries and technology mappers. The experimental results demonstrate that MapTune achieves higher mapping accuracy and reducing delay/area across diverse circuit designs, technology libraries and mappers. The paper also discusses the Pareto-Optimal exploration and confirms the perpetual delay-area trade-off. Conducted on benchmark suites ISCAS 85/89, ITC/ISCAS 99, VTR8.0 and EPFL benchmarks, the post-technology mapping and post-sizing quality-of-results (QoR) have been significantly improved, with average Area-Delay Product (ADP) improvement of 22.54\% among all different exploration settings in MapTune. The improvements are consistently remained for four different technologies (7nm, 45nm, 130nm, and 180 nm) and two different mappers.
arxiv情報
著者 | Mingju Liu,Daniel Robinson,Yingjie Li,Cunxi Yu |
発行日 | 2024-07-25 15:18:47+00:00 |
arxivサイト | arxiv_id(pdf) |
提供元, 利用サービス
arxiv.jp, Google