要約
インダストリー 4.0 の基礎であるデジタル ツインは、コンピューター モデルを通じて現実世界のエンティティを複製し、製造管理や産業オートメーションなどの分野に革命をもたらします。
機械学習の最近の進歩により、デジタル コンピューター上で離散時間データと有限深度モデルを使用してデジタル ツインを開発するためのデータ駆動型の方法が提供されます。
ただし、このアプローチでは、基礎となる連続ダイナミクスを捉えることができず、複雑なシステムの動作をモデル化するのに苦労します。
さらに、個別のストレージと処理ユニットを備えたデジタル コンピューターのアーキテクチャでは、頻繁なデータ転送とアナログ – デジタル (A/D) 変換が必要となるため、時間とエネルギーのコストが大幅に増加します。
ここでは、デジタル ツイン用のメムリスティブ ニューラル常微分方程式 (ODE) ソルバーを紹介します。これは、連続時間ダイナミクスをキャプチャでき、無限の深さのモデルを使用して複雑なシステムのモデリングを容易にします。
アナログ メモリスタ アレイ内にストレージと計算を統合することにより、フォン ノイマンのボトルネックを回避し、速度とエネルギー効率の両方を向上させます。
当社は、非線形ダイナミクスを正確に推定する HP memristor のデジタル ツインを開発することでアプローチを実験的に検証し、最先端のデジタル ハードウェアと比較して 4.2 倍の高速化と 41.4 倍のエネルギー消費の予測を達成します。
許容可能な誤差マージンを維持しながら。
さらに、Lorenz96 ダイナミクスの実験に基づいたシミュレーションを通じてスケーラビリティを実証し、従来のデジタル アプローチと比較して速度で 12.6 倍、エネルギー効率で 189.7 倍のパフォーマンス向上が予測されることを示しています。
完全なアナログ コンピューティングの機能を活用することで、当社の画期的な成果はデジタル ツインの開発を加速し、インダストリー 4.0 の要求を満たす効率的かつ迅速なソリューションを提供します。
要約(オリジナル)
Digital twins, the cornerstone of Industry 4.0, replicate real-world entities through computer models, revolutionising fields such as manufacturing management and industrial automation. Recent advances in machine learning provide data-driven methods for developing digital twins using discrete-time data and finite-depth models on digital computers. However, this approach fails to capture the underlying continuous dynamics and struggles with modelling complex system behaviour. Additionally, the architecture of digital computers, with separate storage and processing units, necessitates frequent data transfers and Analogue-Digital (A/D) conversion, thereby significantly increasing both time and energy costs. Here, we introduce a memristive neural ordinary differential equation (ODE) solver for digital twins, which is capable of capturing continuous-time dynamics and facilitates the modelling of complex systems using an infinite-depth model. By integrating storage and computation within analogue memristor arrays, we circumvent the von Neumann bottleneck, thus enhancing both speed and energy efficiency. We experimentally validate our approach by developing a digital twin of the HP memristor, which accurately extrapolates its nonlinear dynamics, achieving a 4.2-fold projected speedup and a 41.4-fold projected decrease in energy consumption compared to state-of-the-art digital hardware, while maintaining an acceptable error margin. Additionally, we demonstrate scalability through experimentally grounded simulations of Lorenz96 dynamics, exhibiting projected performance improvements of 12.6-fold in speed and 189.7-fold in energy efficiency relative to traditional digital approaches. By harnessing the capabilities of fully analogue computing, our breakthrough accelerates the development of digital twins, offering an efficient and rapid solution to meet the demands of Industry 4.0.
arxiv情報
| 著者 | Hegan Chen,Jichang Yang,Jia Chen,Songqi Wang,Shaocong Wang,Dingchen Wang,Xinyu Tian,Yifei Yu,Xi Chen,Yinan Lin,Yangu He,Xiaoshan Wu,Yi Li,Xinyuan Zhang,Ning Lin,Meng Xu,Yi Li,Xumeng Zhang,Zhongrui Wang,Han Wang,Dashan Shang,Qi Liu,Kwang-Ting Cheng,Ming Liu |
| 発行日 | 2024-06-12 15:50:35+00:00 |
| arxivサイト | arxiv_id(pdf) |
提供元, 利用サービス
arxiv.jp, Google