An FPGA-Based Accelerator for Graph Embedding using Sequential Training Algorithm

要約

グラフ埋め込みは、固定長の低次元ベクトルでグラフ構造を表現できる新しいアプローチです。
node2vec は、ランダム ウォーク手法を使用して特定のグラフ上の隣接するノードをサンプリングすることによって、このようなグラフ埋め込みを取得するよく知られたアルゴリズムです。
ただし、元の node2vec アルゴリズムは通常、グラフ構造のバッチ トレーニングに依存しています。
したがって、展開後にグラフ構造が変更されるアプリケーションには適していません。
このホワイトペーパーでは、IoT (モノのインターネット) 環境向けの Node2vec アプリケーションに焦点を当てます。
IoT デバイスがエッジ環境に展開された後のグラフ構造の変更を処理するために、この論文では、オンライン逐次トレーニング アルゴリズムと node2vec を組み合わせることを提案します。
提案された逐次トレーニング可能なモデルは、FPGA (フィールド プログラマブル ゲート アレイ) デバイス上に実装され、私たちのアプローチの利点を実証します。
提案された FPGA 実装は、ARM Cortex-A53 CPU 上のオリジナル モデルと比較して最大 205.25 倍の高速化を達成します。
動的グラフを用いた評価結果から、元のモデルでは精度が低下するものの、提案した逐次モデルではグラフ構造を変更してもより高い精度を実現する良好なグラフ埋め込みが得られることがわかった。

要約(オリジナル)

A graph embedding is an emerging approach that can represent a graph structure with a fixed-length low-dimensional vector. node2vec is a well-known algorithm to obtain such a graph embedding by sampling neighboring nodes on a given graph with a random walk technique. However, the original node2vec algorithm typically relies on a batch training of graph structures; thus, it is not suited for applications in which the graph structure changes after the deployment. In this paper, we focus on node2vec applications for IoT (Internet of Things) environments. To handle the changes of graph structures after the IoT devices have been deployed in edge environments, in this paper we propose to combine an online sequential training algorithm with node2vec. The proposed sequentially-trainable model is implemented on an FPGA (Field-Programmable Gate Array) device to demonstrate the benefits of our approach. The proposed FPGA implementation achieves up to 205.25 times speedup compared to the original model on ARM Cortex-A53 CPU. Evaluation results using dynamic graphs show that although the accuracy is decreased in the original model, the proposed sequential model can obtain better graph embedding that achieves a higher accuracy even when the graph structure is changed.

arxiv情報

提供元, 利用サービス

arxiv.jp, Google