Optimal Layout Synthesis for Deep Quantum Circuits on NISQ Processors with 100+ Qubits

要約

レイアウト合成は、量子回路を量子プロセッサにマッピングすることです。
SWAP ゲートの挿入は、接続された物理量子ビット上でのみ 2 量子ビット ゲートをスケジュールするために必要です。
NISQ プロセッサーの量子ビット数が増加の一途をたどっており、スケーラブルなレイアウト合成が最も重要になっています。
ヒューリスティックなアプローチでは最適性の大きなギャップが観察されるため、スケーラブルな正確な手法が必要です。
最近の正確で最適に近いアプローチは中程度の回路まで拡張できますが、大規模で深い回路は依然として範囲外です。
この研究では、各タイム ステップで 1 つの SWAP と CNOT のグループを適用する並列計画に基づいた SAT エンコーディングを提案します。
ドメイン固有の情報を使用して、大規模で深い回路に拡張しながら、並列計画の最適性を維持します。
私たちの結果から、私たちのアプローチのスケーラビリティは、主要な正確で最適に近いアプローチ (最大 100 倍) を大幅に上回っていることがわかります。
初めて、最大 17 の SWAP を使用して、いくつかの 8、14、および 16 量子ビット回路を 54、80、および 127 量子ビットのプラットフォームに最適にマッピングできるようになりました。
最適な SWAP を追加すると同時に、マッピングされた回路の最適に近い深さも報告します。

要約(オリジナル)

Layout synthesis is mapping a quantum circuit to a quantum processor. SWAP gate insertions are needed for scheduling 2-qubit gates only on connected physical qubits. With the ever-increasing number of qubits in NISQ processors, scalable layout synthesis is of utmost importance. With large optimality gaps observed in heuristic approaches, scalable exact methods are needed. While recent exact and near-optimal approaches scale to moderate circuits, large deep circuits are still out of scope. In this work, we propose a SAT encoding based on parallel plans that apply 1 SWAP and a group of CNOTs at each time step. Using domain-specific information, we maintain optimality in parallel plans while scaling to large and deep circuits. From our results, we show the scalability of our approach which significantly outperforms leading exact and near-optimal approaches (up to 100x). For the first time, we can optimally map several 8, 14, and 16 qubit circuits onto 54, 80, and 127 qubit platforms with up to 17 SWAPs. While adding optimal SWAPs, we also report near-optimal depth in our mapped circuits.

arxiv情報

提供元, 利用サービス

arxiv.jp, Google