HDLdebugger: Streamlining HDL debugging with Large Language Models

要約

チップ設計の領域では、ハードウェア記述言語 (HDL) が極めて重要な役割を果たします。
ただし、HDL の構文が複雑で、利用できるオンライン リソースが限られているため、HDL コードのデバッグは、熟練したエンジニアにとっても依然として困難で時間のかかる作業です。
したがって、ハードウェア エンジニアの負担を軽減できる、自動化された HDL コード デバッグ モデルの開発が急務となっています。
ソフトウェア コードの生成、完成、デバッグにおける大規模言語モデル (LLM) の強力な機能にもかかわらず、HDL デバッグの特殊な分野での LLM の利用は限られており、これまで満足のいく結果は得られていません。
この論文では、LLM 支援 HDL デバッグ フレームワーク、つまり HDLdebugger を提案します。このフレームワークは、リバース エンジニアリング アプローチによる HDL デバッグ データ生成、検索拡張生成用の検索エンジン、および検索拡張 LLM 微調整アプローチで構成されます。
これらのコンポーネントの統合により、HDLdebugger はチップ設計の HDL デバッグを自動化および合理化できます。
ファーウェイから提供された HDL コード データセットに対して行われた包括的な実験では、HDLdebugger が 13 の最先端の LLM ベースラインを上回り、HDL コードのデバッグにおいて優れた効果を示していることが明らかになりました。

要約(オリジナル)

In the domain of chip design, Hardware Description Languages (HDLs) play a pivotal role. However, due to the complex syntax of HDLs and the limited availability of online resources, debugging HDL codes remains a difficult and time-intensive task, even for seasoned engineers. Consequently, there is a pressing need to develop automated HDL code debugging models, which can alleviate the burden on hardware engineers. Despite the strong capabilities of Large Language Models (LLMs) in generating, completing, and debugging software code, their utilization in the specialized field of HDL debugging has been limited and, to date, has not yielded satisfactory results. In this paper, we propose an LLM-assisted HDL debugging framework, namely HDLdebugger, which consists of HDL debugging data generation via a reverse engineering approach, a search engine for retrieval-augmented generation, and a retrieval-augmented LLM fine-tuning approach. Through the integration of these components, HDLdebugger can automate and streamline HDL debugging for chip design. Our comprehensive experiments, conducted on an HDL code dataset sourced from Huawei, reveal that HDLdebugger outperforms 13 cutting-edge LLM baselines, displaying exceptional effectiveness in HDL code debugging.

arxiv情報

提供元, 利用サービス

arxiv.jp, Google