RLPlanner: Reinforcement Learning based Floorplanning for Chiplets with Fast Thermal Analysis

要約

チップレットベースのシステムは、その低コストと競争力のあるパフォーマンスにより、近年大きな注目を集めています。
チップレットベースのシステムの複雑さとコンパクトさが増すにつれて、フロアプランニング段階でマイクロバンプの割り当て、相互接続の遅延、および熱の制限について慎重に考慮する必要があります。
このペーパーでは、新しい高速熱評価方法を備えたチップレット ベースのシステム向けの効率的な初期段階のフロアプランニング ツールである RLPlanner を紹介します。
RLPlanner は、高度な強化学習を採用して、総配線長と温度を最小限に抑えます。
時間のかかる熱計算を軽減するために、RLPlanner には開発された高速熱評価手法が組み込まれており、反復と最適化が迅速化されます。
包括的な実験により、私たちが提案した高速熱評価手法は 0.25 K の平均絶対誤差 (MAE) を達成し、オープンソースの熱ソルバー HotSpot と比較して 120 倍以上の高速化を実現できることが実証されました。
当社の高速熱評価手法と統合すると、RLPlanner は、HotSpot を使用した従来のシミュレーテッド アニーリング手法と比較して、同様の実行時間内でターゲット目標 (ワイヤ長と温度の組み合わせ) の最小化において平均 20.28\% の改善を達成します。

要約(オリジナル)

Chiplet-based systems have gained significant attention in recent years due to their low cost and competitive performance. As the complexity and compactness of a chiplet-based system increase, careful consideration must be given to microbump assignments, interconnect delays, and thermal limitations during the floorplanning stage. This paper introduces RLPlanner, an efficient early-stage floorplanning tool for chiplet-based systems with a novel fast thermal evaluation method. RLPlanner employs advanced reinforcement learning to jointly minimize total wirelength and temperature. To alleviate the time-consuming thermal calculations, RLPlanner incorporates the developed fast thermal evaluation method to expedite the iterations and optimizations. Comprehensive experiments demonstrate that our proposed fast thermal evaluation method achieves a mean absolute error (MAE) of 0.25 K and delivers over 120x speed-up compared to the open-source thermal solver HotSpot. When integrated with our fast thermal evaluation method, RLPlanner achieves an average improvement of 20.28\% in minimizing the target objective (a combination of wirelength and temperature), within a similar running time, compared to the classic simulated annealing method with HotSpot.

arxiv情報

提供元, 利用サービス

arxiv.jp, Google