要約
特に言語指示に従って最上位のコンテンツを生成する優れた機能により、さまざまな分野で Advanced Language Model (ALM) の使用が増加していることが、この調査の中核を形成しています。
この研究では、Verilog プログラミングの合成と強化に特に重点を置き、電子ハードウェア設計における ALM の導入について詳しく調査します。
私たちは、このニッチ分野における ALM の生産性を評価し、向上させるために作成された革新的なフレームワークを導入します。
この方法論は、ALM を介した Verilog プログラミングの最初の作成から始まり、その後、独特の 2 段階の改良プロトコルが続きます。
プレミア ステージでは、コードの操作精度と言語精度の向上を優先しますが、後半ステージでは、熟練したハードウェア設計において極めて重要なコンポーネントである Power-Performance-Area (PPA) ベンチマークにコードを合わせることに専念します。
エラー修復と PPA 拡張を組み合わせたこの二股戦略により、ALM で作成された Verilog プログラミングの品質が大幅にアップグレードされました。
当社のフレームワークは、プログラミング合成において言語精度 81.37%、操作効率 62.0% を達成し、言語精度 73%、操作効率 46% といった現在の最先端技術を上回っています。
これらの発見は、複雑な技術領域に取り組む ALM の適性を明らかにし、ハードウェア設計操作の機械化における前向きな変化を示しています。
要約(オリジナル)
The increasing use of Advanced Language Models (ALMs) in diverse sectors, particularly due to their impressive capability to generate top-tier content following linguistic instructions, forms the core of this investigation. This study probes into ALMs’ deployment in electronic hardware design, with a specific emphasis on the synthesis and enhancement of Verilog programming. We introduce an innovative framework, crafted to assess and amplify ALMs’ productivity in this niche. The methodology commences with the initial crafting of Verilog programming via ALMs, succeeded by a distinct dual-stage refinement protocol. The premier stage prioritizes augmenting the code’s operational and linguistic precision, while the latter stage is dedicated to aligning the code with Power-Performance-Area (PPA) benchmarks, a pivotal component in proficient hardware design. This bifurcated strategy, merging error remediation with PPA enhancement, has yielded substantial upgrades in the caliber of ALM-created Verilog programming. Our framework achieves an 81.37% rate in linguistic accuracy and 62.0% in operational efficacy in programming synthesis, surpassing current leading-edge techniques, such as 73% in linguistic accuracy and 46% in operational efficacy. These findings illuminate ALMs’ aptitude in tackling complex technical domains and signal a positive shift in the mechanization of hardware design operations.
arxiv情報
著者 | Kiran Thorat,Jiahui Zhao,Yaotian Liu,Hongwu Peng,Xi Xie,Bin Lei,Jeff Zhang,Caiwen Ding |
発行日 | 2024-01-09 12:36:49+00:00 |
arxivサイト | arxiv_id(pdf) |
提供元, 利用サービス
arxiv.jp, Google