Leveraging High-Level Synthesis and Large Language Models to Generate, Simulate, and Deploy a Uniform Random Number Generator Hardware Design

要約

大規模言語モデル ツールを使用してハードウェア設計を生成するための新しい高位合成手法を紹介します。
この方法論では、大規模な言語モデルを除き、オープンソース ツールのみを使用します。
ケーススタディとして、ウィッシュボーン インターフェイスを備えた並べ替え合同乱数発生器設計を生成する方法論を使用します。
大規模言語モデルで生成されたシミュレーションと Dieharder 乱数テスト スイートを使用して、乱数生成器設計の機能と品質を検証します。
ケーススタディで使用されたすべての大規模な言語モデルのチャット ログ、Python スクリプト、Verilog スクリプト、およびシミュレーション結果を文書化します。
私たちは、オープンソースのシリコン 130 nm 設計ツールと組み合わせたハードウェア設計生成方法が、特定用途向け集積回路設計に革命をもたらすと信じています。
私たちの方法論は、モノのインターネット向けのドメイン固有のコンピューティング アクセラレータや、より最新のプロセス ノードで後で製造するための概念実証プロトタイプを構築する際の参入障壁を大幅に下げます。

要約(オリジナル)

We present a new high-level synthesis methodology for using large language model tools to generate hardware designs. The methodology uses exclusively open-source tools excluding the large language model. As a case study, we use our methodology to generate a permuted congruential random number generator design with a wishbone interface. We verify the functionality and quality of the random number generator design using large language model-generated simulations and the Dieharder randomness test suite. We document all the large language model chat logs, Python scripts, Verilog scripts, and simulation results used in the case study. We believe that our method of hardware design generation coupled with the open source silicon 130 nm design tools will revolutionize application-specific integrated circuit design. Our methodology significantly lowers the bar to entry when building domain-specific computing accelerators for the Internet of Things and proof of concept prototypes for later fabrication in more modern process nodes.

arxiv情報

提供元, 利用サービス

arxiv.jp, Google