INVICTUS: Optimizing Boolean Logic Circuit Synthesis via Synergistic Learning and Search

要約

論理合成は、チップ設計の最初で最も重要なステップです。
この手順では、ハードウェア記述言語 (Verilog など) で記述されたチップ仕様を、ブール論理ゲートを使用して最適化された実装に変換します。
最先端の論理合成アルゴリズムには、多数の論理最小化ヒューリスティックがあり、通常は人間の経験と直感に基づいて順次適用されます。
次数の選択は、合成回路の品質 (面積や遅延など) に大きく影響します。
この論文では、以前に確認された設計のトレーニング データセットに基づいて一連の論理最小化ヒューリスティック (「合成レシピ」) を自動的に生成する、モデルベースのオフライン強化学習 (RL) ソリューションである INVICTUS を提案します。
重要な課題は、新しい設計が過去の設計と非常に似ているもの (加算器や乗算器など) から完全に斬新なもの (新しいプロセッサ命令など) まで多岐にわたることです。
以前の研究と比較すると、INVICTUS は、RL と検索方法を組み合わせてオンラインの分布外検出器と組み合わせて使用​​し、広範囲のベンチマークにわたって合成レシピを生成する最初のソリューションです。
私たちの結果は、合成回路の面積遅延積 (ADP) が大幅に改善され、最先端の技術と比較して最大 30\% 向上していることを示しています。
さらに、INVICTUS は、最先端のものと比較して最大 6.3 倍のランタイム削減 (iso-ADP) を達成します。

要約(オリジナル)

Logic synthesis is the first and most vital step in chip design. This steps converts a chip specification written in a hardware description language (such as Verilog) into an optimized implementation using Boolean logic gates. State-of-the-art logic synthesis algorithms have a large number of logic minimization heuristics, typically applied sequentially based on human experience and intuition. The choice of the order greatly impacts the quality (e.g., area and delay) of the synthesized circuit. In this paper, we propose INVICTUS, a model-based offline reinforcement learning (RL) solution that automatically generates a sequence of logic minimization heuristics (‘synthesis recipe’) based on a training dataset of previously seen designs. A key challenge is that new designs can range from being very similar to past designs (e.g., adders and multipliers) to being completely novel (e.g., new processor instructions). %Compared to prior work, INVICTUS is the first solution that uses a mix of RL and search methods joint with an online out-of-distribution detector to generate synthesis recipes over a wide range of benchmarks. Our results demonstrate significant improvement in area-delay product (ADP) of synthesized circuits with up to 30\% improvement over state-of-the-art techniques. Moreover, INVICTUS achieves up to $6.3\times$ runtime reduction (iso-ADP) compared to the state-of-the-art.

arxiv情報

提供元, 利用サービス

arxiv.jp, Google