Hardware-in-the-loop simulation of a UAV autonomous landing algorithm implemented in SoC FPGA

要約

このホワイトペーパーでは、異種SoC FPGAコンピューティングプラットフォームに実装された無人航空機（UAV）制御アルゴリズムのハードウェアインザループ（HiL）シミュレーションのシステムについて説明します。
PC上で実行されるAirSimシミュレーターと、AMDザイリンクスのZynqSoCチップを搭載したArtyZ7開発ボードを使用しました。
通信はシリアルUSBリンクを介して実行されました。
特別にマークされた着陸帯への自律着陸のアプリケーションがケーススタディとして選択されました。
着陸地点検出アルゴリズムは、ZynqSoCプラットフォームに実装されました。
これにより、1280 x 720 @60fpsのビデオストリームをリアルタイムで処理できました。
実行されたテストは、システムが正しく動作し、制御の安定性に悪影響を与える可能性のある遅延がないことを示しました。
提案された概念は、比較的単純で、実装コストが低いという特徴があります。
同時に、組み込みプラットフォームに実装されたUAVのさまざまなタイプの高レベルの知覚および制御アルゴリズムをテストするために適用できます。
PCで実行されるPythonスクリプトとArtyZ7で実行されるCコードの両方を含む、GitHubで開発されたコードを提供します。

要約(オリジナル)

This paper presents a system for hardware-in-the-loop (HiL) simulation of unmanned aerial vehicle (UAV) control algorithms implemented on a heterogeneous SoC FPGA computing platforms. The AirSim simulator running on a PC and an Arty Z7 development board with a Zynq SoC chip from AMD Xilinx were used. Communication was carried out via a serial USB link. An application for autonomous landing on a specially marked landing strip was selected as a case study. A landing site detection algorithm was implemented on the Zynq SoC platform. This allowed processing a 1280 x 720 @ 60 fps video stream in real time. Performed tests showed that the system works correctly and there are no delays that could negatively affect the stability of the control. The proposed concept is characterised by relative simplicity and low implementation cost. At the same time, it can be applied to test various types of high-level perception and control algorithms for UAV implemented on embedded platforms. We provide the code developed on GitHub, which includes both Python scripts running on the PC and C code running on Arty Z7.

arxiv情報

提供元, 利用サービス

arxiv.jp, Google